CML(Current Mode Logic) 듀얼 에지 트리거 샘플링 회로는 제1 전류원부, 입력 신호를 수신하여 상기 제1 전류원부로부터 출력되는 전류의 개폐를 제어하는 트랜지스터부, 출력 신호를 생성하는 출력 노드 및 상기 출력 신호의 변화에 관계없이 상기 출력 노드의 전류를 일정하게 흘리는 제2 전류원부를 포함하고, 상기 출력 노드는 상기 트랜지스터부와 상기 제2 전류원부 사이에 위치하는 입출력부 및 제1 클록 신호와 제2 클록 신호(상기 제2 클록 신호는 상기 제1 클록 신호의 반전 신호에 상응함)를 입력받아 상기 제1 및 제2 클록 신호들 각각의 제1 에지에서 출력 신호에 대하여 샘플링 연산을 수행하는 RTD(Resonant Tunneling Diode) 네트워크부를 포함한다.