반도체 칩 패키지 및 이를 포함하는 반도체 모듈Semiconductor chip package and semiconductor module including the same
반도체 칩 패키지는 제1 반도체 칩, 제2 반도체 칩 및 적어도 하나의 사이드 범프를 포함한다. 제1 반도체 칩은 제1 기판 및 적어도 하나의 제1 관통 실리콘 비아를 포함한다. 적어도 하나의 제1 관통 실리콘 비아는 제1 기판의 제1 면과 제1 면과 제2 면을 관통하여 형성된다. 제2 반도체 칩은 제2 기판 및 적어도 하나의 제2 관통 실리콘 비아를 포함한다. 적어도 하나의 제2 관통 실리콘 비아는 제2 기판의 제3 면과 제3 면과 제4 면을 관통하여 형성된다. 적어도 하나의 사이드 범프는 적어도 하나의 제1 관통 실리콘 비아와 적어도 하나의 제2 관통 실리콘 비아를 서로 전기적으로 연결한다. 제2 면은 제1 면과 인접하는 제1 기판의 측면이고, 제4 면은 제3 면과 인접하는 제2 기판의 측면이다. 제1 반도체 칩 및 제2 반도체 칩은 제2 면과 제4 면이 서로 마주 보도록 배열된다. 따라서 적층된 반도체 칩 사이의 배선 길이를 감소시킬 수 있다
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2012-05-10
- Application Date
- 2010-12-24
- Application Number
- 10-2010-0134138
- Registration Date
- 2012-05-10
- Registration Number
- 10-1147081-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.