비등방성 식각 특성을 이용한 서브마이크론 에미터 제조방법Fabrication method of submicron emitter usinganisotropic etching characteristics
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 권영세 | ko |
| dc.contributor.author | 김문정 | ko |
| dc.contributor.author | 전수근 | ko |
| dc.date.accessioned | 2017-12-20T12:11:04Z | - |
| dc.date.available | 2017-12-20T12:11:04Z | - |
| dc.date.issued | 2004-11-10 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/235531 | - |
| dc.description.abstract | 본 발명은 비등방성 식각 특성을 이용하여 자기 정렬이 가능한 서브마이크론 에미터 제조방법에 관한 것이다. 본 발명에 따른 서브마이크론 에미터 제조방법은, 반도체 기판 위에 베이스 영역과 에미터 영역이 순차적으로 형성된 이종접합쌍극트랜지스터 구조 위에 InGaAs층을 포함하는 더미 에미터를 적층하는 제 1 단계와; 상기 더미 에미터 위에 제 1 선폭(L1)을 포토레지스트를 사용하여 정의하는 제 2 단계와; 상기 제 2 단계에서 정의된 부분의 상기 InGaAs층을 선택적으로 비등방성 식각하여 상기 에미터 영역과 접하는 바닥면이 상기 포토레지스트에 정의된 제 1 선폭(L1)보다 작은 제 2 선폭(L2)이 되도록 만드는 제 3 단계와; 상기 제 3 단계의 비등방성 식각홈에 접촉금속을 증착하고 상기 접촉금속 주위의 상기 더미 에미터를 식각하여 에미터 전극을 형성하는 제 4 단계와; 상기 에미터 전극을 마스크로 하여 상기 에미터 영역을 비등방성 식각하여 상기 베이스 영역과 접하는 바닥면이 상기 제 1 선폭(L1)보다는 작고 제 2 선폭(L2)보다는 큰 제 3 선폭(L3)이 되도록 만드는 제 5 단계를 포함한다.서브마이크론, 에미터, 비등방성 식각, HBT | - |
| dc.title | 비등방성 식각 특성을 이용한 서브마이크론 에미터 제조방법 | - |
| dc.title.alternative | Fabrication method of submicron emitter usinganisotropic etching characteristics | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 권영세 | - |
| dc.contributor.nonIdAuthor | 김문정 | - |
| dc.contributor.nonIdAuthor | 전수근 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2003-0010017 | - |
| dc.identifier.patentRegistrationNumber | 10-0457926-0000 | - |
| dc.date.application | 2003-02-18 | - |
| dc.date.registration | 2004-11-10 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.