플래쉬 메모리 소자 및 제조방법Flash memory element and manufacturing method
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 신형철 | ko |
| dc.contributor.author | 이종호 | ko |
| dc.date.accessioned | 2017-12-20T12:09:07Z | - |
| dc.date.available | 2017-12-20T12:09:07Z | - |
| dc.date.issued | 2004-05-03 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/235461 | - |
| dc.description.abstract | 본 발명은 극소(나노) 플래쉬 메모리 소자에 관한 것으로서, 더 상세하게는 플래쉬 메모리 소자의 스케일링 다운 특성을 개선하기 위해 이중-게이트 소자를 구현하여 제반 메모리 특성을 개선한 플래쉬 메모리 소자 및 제조방법에 관한 것이다.본 발명에 따른 플래쉬 메모리 소자는, 실리콘 기판 표면에 형성된 제1산화막과, 상기 제1산화막 위에 폭이 좁고 양쪽 면이 수직인 형태로 형성된 Fin 액티브 영역과, 상기 Fin 액티브 영역의 양옆과 위에 형성된 게이트 터널링 산화막과, 전하를 저장시킬 수 있도록 상기 게이트 터널링 산화막과 제1산화막 표면에 형성된 플로팅 전극과, 상기 플로팅 전극 표면에 형성된 게이트 사이 산화막과, 상기 게이트 사이 산화막 표면에 형성된 컨트롤 전극으로 구성된다.상기 구성에 따른 본 발명은 이중-게이트 플래쉬 메모리 구조에 의해 스케일링 다운 특성과 소자의 프로그램 및 유지 특성을 개선할 수 있다.FinFET, 이중-게이트 소자, 플래쉬 메모리, 높은 집적도, SONOS | - |
| dc.title | 플래쉬 메모리 소자 및 제조방법 | - |
| dc.title.alternative | Flash memory element and manufacturing method | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 신형철 | - |
| dc.contributor.nonIdAuthor | 이종호 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2001-0054055 | - |
| dc.identifier.patentRegistrationNumber | 10-0431489-0000 | - |
| dc.date.application | 2001-09-04 | - |
| dc.date.registration | 2004-05-03 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- RIMS Patents
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.