DC Field | Value | Language |
---|---|---|
dc.contributor.author | 안병태 | ko |
dc.date.accessioned | 2017-12-20T11:54:32Z | - |
dc.date.available | 2017-12-20T11:54:32Z | - |
dc.date.issued | 2002-09-09 | - |
dc.identifier.uri | http://hdl.handle.net/10203/234983 | - |
dc.description.abstract | 본 발명은 투명전극을 게이트로 사용하여 금속 실리사이드가 코팅된 실리콘 팁 어레이 제조방법에 관한 것이다. 본 발명은 살리사이드 공정을 이용하여 실리콘 팁을 금속 실리사이드로 코팅하였고, 산화막을 샤도우 마스크로 하여 삼극관 구조의 실리콘 팁 제조시 게이트 물질을 투명전극으로 대체하여 팁 코팅에 의해 수반되는 추가 공정을 최소화하였다. 팁 어레이 제조 후 전면에 금속을 증착한 후 열처리를 하면 노출된 실리콘 팁 영역만 금속과 반응하여 금속 실리사이드를 형성하고 게이트 절연막과 게이트에는 실리사이드 반응이 일어나지 않고 금속으로 잔존하게 된다. 이 잔존하는 금속을 에칭하게 되면 게이트 물질과는 선택적 에칭이 가능하여 게이트에 손상을 입히지 않고 게이트 절연막에 잔존하는 금속을 완전히 제거할 수 있어 기존 금속 실리사이드 코팅 후에 야기되는 게이트 전류의 증가를 방지 할 수 있게 된다. | - |
dc.title | 투명전극을 게이트로 사용하여 금속 실리사이드가 코팅된실리콘 팁 어레이 제조방법 | - |
dc.title.alternative | (Fabrication of Gated Metal-Silicide Coated Si TipArray With Transparent Electrode Gate) | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 안병태 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2000-0019691 | - |
dc.identifier.patentRegistrationNumber | 10-0353622-0000 | - |
dc.date.application | 2000-04-14 | - |
dc.date.registration | 2002-09-09 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.