DC Field | Value | Language |
---|---|---|
dc.contributor.author | 박철순 | ko |
dc.date.accessioned | 2017-12-20T11:53:46Z | - |
dc.date.available | 2017-12-20T11:53:46Z | - |
dc.date.issued | 2003-02-19 | - |
dc.identifier.uri | http://hdl.handle.net/10203/234952 | - |
dc.description.abstract | 본 발명은 전력증폭기 모듈의 구조 및 그 실장방법에 관한 것으로, 전력증폭기 MMIC와 수동소자들을 다층으로 적층한 모듈 구조를 제안한다. 특히 본 발명에 따른 전력증폭기 모듈의 구조는 적어도 1층이상 적층되고 수동 소자가 내재되고 소정의 회로 패턴을 갖는 제 1다층 절연시트들과, 제 1다층 절연시트들 위에 접속되며 적어도 1층이상 적층되고 칩이 부착되는 홈과 소정의 회로 패턴을 갖는 제 2다층 절연시트들과, 제 1 및 제 2다층 절연시트들이 적층된 전력증폭기 모듈내에 각 층간의 배선을 하기 위한 다수개의 비아홀들과 각 층을 정렬하기 위한 다수개의 정렬홀들이 있고 제 2다층 절연시트 중에서 최상층 절연시트 상부에는 마더 보드와 접속되는 다수개의 모듈 전극을 구비한다. 이에 따라, 다층 구조의 전력증폭기 모듈의 각 층에 주변회로, 수동 소자, 소정의 회로 패턴을 삽입할 수 있을 뿐만 아니라 칩이 형성될 홈을 추가 형성할 수 있으므로 모듈의 소형화 및 집적화가 가능하다. 게다가, 상기 전력증폭기 모듈을 마더 보드에 실장할 때 모듈을 뒤집어서 제 2다층 절연시트들의 상층에 구비된 모듈 전극들과 이에 대응해서 마더 보드의 전극을 플립-칩 방식으로 본딩함으로써 모듈의 분위기 밀폐효과를 높이고 모듈의 회로와 마더 보드의 배선 길이에 따른 부성효과를 낮출 수 있다. | - |
dc.title | 전력증폭기 모듈의 구조 및 그 실장방법 | - |
dc.title.alternative | MODULE STRUCTURE OF A POWER AMPLIFIER AND METHOD FORPACKAGING SAME | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 박철순 | - |
dc.contributor.assignee | 주식회사 이언컴,학교법인 한국정보통신학원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2000-0048256 | - |
dc.identifier.patentRegistrationNumber | 10-0374517-0000 | - |
dc.date.application | 2000-08-21 | - |
dc.date.registration | 2003-02-19 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.