전기도금을 이용한 적층 칩의 접합 방법Bonding Method Of Stack Chip Using Electroplating
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 유중돈 | ko |
| dc.date.accessioned | 2017-12-20T11:51:51Z | - |
| dc.date.available | 2017-12-20T11:51:51Z | - |
| dc.date.issued | 2012-03-19 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/234888 | - |
| dc.description.abstract | 이 발명은 전기도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 전기도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다. 또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다. | - |
| dc.title | 전기도금을 이용한 적층 칩의 접합 방법 | - |
| dc.title.alternative | Bonding Method Of Stack Chip Using Electroplating | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 유중돈 | - |
| dc.contributor.assignee | 한국과학기술원,한국기계연구원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2010-0060368 | - |
| dc.identifier.patentRegistrationNumber | 10-1130313-0000 | - |
| dc.date.application | 2010-06-25 | - |
| dc.date.registration | 2012-03-19 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- ME-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.