캐쉬 일관성을 맞추기 위해 멀티 코어들 간에 발생하는 통신량을 감소시키는 시스템 및 방법System and method of reducing traffic among multi-cores used to meet cache coherence
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 허재혁 | ko |
| dc.contributor.author | 안정섭 | ko |
| dc.contributor.author | 김대훈 | ko |
| dc.contributor.author | 김재홍 | ko |
| dc.date.accessioned | 2017-12-20T11:42:31Z | - |
| dc.date.available | 2017-12-20T11:42:31Z | - |
| dc.date.issued | 2013-02-07 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/234555 | - |
| dc.description.abstract | 본 발명은 멀티 코어들 간의 통신량을 감소시키는 시스템에 관한 것으로서, 가상 메모리의 가상 페이지와 물리 메모리의 물리 페이지 간의 관계 및 상기 물리 페이지가 둘 이상의 코어에 의해 공유되고 있는지에 대한 공유 정보를 포함하는 페이지 테이블을 관리하는 운영체제; 상기 가상 페이지와 상기 물리 페이지 간의 관계 및 상기 가상 페이지와 상기 공유 정보를 포함하는 변환 참조 버퍼; 및 상기 페이지 테이블에 기록된 상기 가상 페이지와 상기 물리 페이지 간의 관계 또는 공유정보를 상기 변환 참조 버퍼에 기록하는 코어를 포함하는 것을 특징으로 하며, 필요하지 않은 코어들 간의 통신으로 인해서 발생하는 시스템의 성능 하락 및 전력 소모를 최소화할 수 있다. | - |
| dc.title | 캐쉬 일관성을 맞추기 위해 멀티 코어들 간에 발생하는 통신량을 감소시키는 시스템 및 방법 | - |
| dc.title.alternative | System and method of reducing traffic among multi-cores used to meet cache coherence | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 허재혁 | - |
| dc.contributor.nonIdAuthor | 안정섭 | - |
| dc.contributor.nonIdAuthor | 김대훈 | - |
| dc.contributor.nonIdAuthor | 김재홍 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2010-0089383 | - |
| dc.identifier.patentRegistrationNumber | 10-1233109-0000 | - |
| dc.date.application | 2010-09-13 | - |
| dc.date.registration | 2013-02-07 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- CS-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.