영구적 오류에 강인한 저비용 ｎ 비트 산술논리연산기Cost-efficient Hard Fault Tolerant ALU design
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 김순태 | ko |
| dc.date.accessioned | 2017-12-20T11:39:58Z | - |
| dc.date.available | 2017-12-20T11:39:58Z | - |
| dc.date.issued | 2012-09-05 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/234468 | - |
| dc.description.abstract | 본 발명은 마이크로프로세서에서 사용되는 영구적 오류(Permanent fault)에 강인한 산술논리연산기(ALU)에 관한 것이다. 본 발명에서 제공하는 산술논리연산기는 영구적 오류가 발생하더라도 이를 스스로 검출하고 격리시켜 마이크로프로세서의 생산성과 신뢰성을 향상시킨다. 본 발명은 n/2 또는 n/4 비트 산술논리연산기로 n비트 산술논리연산을 수행할 수 있는 기법을 제공하고 이 기법을 바탕으로 산술논리연산기에서의 저비용 오류검출기법과 오류격리기법을 제공한다. n 비트 산술논리연산기는 두 개의 n/2비트 산술논리연산기로 구성되고 상기 n/2비트 산술논리연산기는 각각 두 개의 n/4비트 산술논리연산기로 동작하도록 재구성될 수 있다. 상기 두 개의 n/2비트 산술논리연산장치는 동일한 연산을 수행하여 이중화된 결과를 생산하고 이 결과들을 비교하여 오류를 검출한다. 오류가 발생한 부분은 더 이상 사용되지 않도록 격리되고 나머지 부분은 세 개의 n/4 비트 산술논리연산기로 재구성되어 동작을 계속 수행한다. 본 발명은 오류를 검출하고 제거하기 위해 n 비트 산술논리연산기를 여러 개 사용하던 기존 기법들과는 달리 두 개의 n/2비트 산술논리연산기를 사용함으로써 칩면적 및 에너지 소모 측면에서 효율적이다. 또한 연산과 오류 검출 동작을 동시에 수행함으로써 실시간성을 요구하는 임베디드 시스템에 적용하기 적합하다. | - |
| dc.title | 영구적 오류에 강인한 저비용 ｎ 비트 산술논리연산기 | - |
| dc.title.alternative | Cost-efficient Hard Fault Tolerant ALU design | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 김순태 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2011-0031174 | - |
| dc.identifier.patentRegistrationNumber | 10-1181795-0000 | - |
| dc.date.application | 2011-04-05 | - |
| dc.date.registration | 2012-09-05 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- CS-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.