DC Field | Value | Language |
---|---|---|
dc.contributor.author | 신형철 | ko |
dc.contributor.author | 이종호 | ko |
dc.contributor.author | 한상연 | ko |
dc.contributor.author | 장성일 | ko |
dc.date.accessioned | 2017-12-20T08:48:54Z | - |
dc.date.available | 2017-12-20T08:48:54Z | - |
dc.date.issued | 2015-04-13 | - |
dc.identifier.uri | http://hdl.handle.net/10203/231990 | - |
dc.description.abstract | 【과제】바이어스가 더해지지 않는 상태에서도 실리콘 기판에 반전층이 형성되고,얇은 반전층이 소스/드레인의 역할을 다하고단 채널 효과를 감소함과 동시에,채널로의 캐리어의 이동도를 증가한 MOS 트랜지스터의 제조 방법. 【해결 수단】반도체 기판 110 위에 게이트 절연막 120a와 ,주 게이트 150과 분리용 절연막 170을 형성한 스텝;분리용 절연막상에 반도체 기판 및 주 게이트보다(부터) 일 함수가 작은 측면 게이트용 물질층을 형성한 스텝;측면 게이트용 물질층과 분리용 절연막을 이방성 에칭 하여 분리용 절연막 패턴 170a와 측면 게이트 180a를 형성한 스텝;소스/드레인 190b를 각각 형성한 스텝; 및 소스와 이것에 인접한 측면 게이트 및/ 또는 드레인과 이것에 인접한 측면 게이트를 각각 전기적에 접속한 도전막 패턴 197a를 결과 물상에 형성한 스텝을 포함한다. | - |
dc.title | 극소채널 MOS 트랜지스터 제조방법 | - |
dc.title.alternative | Method of fabricating a deep submicron MOS transistor | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 신형철 | - |
dc.contributor.nonIdAuthor | 이종호 | - |
dc.contributor.nonIdAuthor | 한상연 | - |
dc.contributor.nonIdAuthor | 장성일 | - |
dc.contributor.assignee | KAIST | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 2001266329 | - |
dc.identifier.patentRegistrationNumber | 4968997 | - |
dc.date.application | 2001-09-03 | - |
dc.date.registration | 2015-04-13 | - |
dc.publisher.country | JA | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.