독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법Independent and Symmetric Double Gated electron-hole Bilayer Tunnel Field Effect transistor and its Fabrication Method
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 이석희 | ko |
| dc.contributor.author | 김태균 | ko |
| dc.contributor.author | 문정민 | ko |
| dc.contributor.author | 정우진 | ko |
| dc.date.accessioned | 2017-12-20T07:32:36Z | - |
| dc.date.available | 2017-12-20T07:32:36Z | - |
| dc.date.issued | 2014-05-27 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/231530 | - |
| dc.description.abstract | 본 발명은 대칭적인 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것으로,이중 게이트 p-i-n구조 및 밴드간 터널링을 이용한 것으로서 문턱전압 이하에서의 기울기의 개선과 동작 전류의 증가를 가져올 수 있고, 대칭구조의 게이트를 제안함으로써 실제 구현가능한 대칭적인 이중 게이트 구조를 가지는 전자-정공 이중층 터널 전계효과 트랜지스터 및 상기 트랜지스터의 제조방법에 관한 것이다. | - |
| dc.title | 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | - |
| dc.title.alternative | Independent and Symmetric Double Gated electron-hole Bilayer Tunnel Field Effect transistor and its Fabrication Method | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 이석희 | - |
| dc.contributor.nonIdAuthor | 김태균 | - |
| dc.contributor.nonIdAuthor | 문정민 | - |
| dc.contributor.nonIdAuthor | 정우진 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2012-0143844 | - |
| dc.identifier.patentRegistrationNumber | 10-1402697-0000 | - |
| dc.date.application | 2012-12-11 | - |
| dc.date.registration | 2014-05-27 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.