DC Field | Value | Language |
---|---|---|
dc.contributor.author | 류승탁 | ko |
dc.contributor.author | 오길근 | ko |
dc.date.accessioned | 2017-12-20T07:19:59Z | - |
dc.date.available | 2017-12-20T07:19:59Z | - |
dc.date.issued | 2014-01-16 | - |
dc.identifier.uri | http://hdl.handle.net/10203/231332 | - |
dc.description.abstract | 샘플앤홀드 증폭기가 없는 파이프라인 아날로그-디지털 변환기용 클럭신호생성기를 개시한다.SHA-less Pipelined ADC(Analog-to-Digital Convertor)에 사용되는 클럭생성기에 있어서, 상기 클럭생성기는 외부에서 입력된 외부클럭신호와 상기 외부클럭신호를 지연시켜서 생성한 지연클럭신호를 입력받아 위상차이를 검출하여 출력하는 위상검출부; 상기 위상 검출부에서 출력된 출력을 입력받아 위상차에 해당하는 제어전압을 생성하는 차지펌프 회로부; 상기 차지펌프 회로부에서 생성된 상기 제어전압을 입력받아 상기 제어전압에 해당하는 지연 값만큼 입력된 상기 외부클럭신호를 지연시켜 상기 지연클럭신호를 생성하고 상기 위상검출부에 피드백하는 지연회로; 및 상기 지연클럭신호와 상기 외부클럭신호를 입력받아 필요한 클럭신호를 생성하는 비중첩클럭생성부(Non-Overlapping Clock Generator)를 포함하는 것을 특징으로 하는 ADC용 클럭생성기를 제공한다.본 실시예에 의하면, 샘플링시점을 외부클럭신호와 직접 동기화하여 오차를 줄일 수 있다. | - |
dc.title | 샘플앤홀드 증폭기가 없는 파이프라인 아날로그―디지털 변환기용 클럭신호생성기 | - |
dc.title.alternative | Clock Generator for SHA-less Pipelined Analog-to-Digital Converter | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 류승탁 | - |
dc.contributor.nonIdAuthor | 오길근 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2012-0083405 | - |
dc.identifier.patentRegistrationNumber | 10-1354457-0000 | - |
dc.date.application | 2012-07-30 | - |
dc.date.registration | 2014-01-16 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.