메모리 관리 유닛, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 데이터 관리 방법Multi-Core Architecture with Second-Level TLB and Filters for Low TLB-Miss Penalty
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 박인철 | ko |
| dc.contributor.author | 장지원 | ko |
| dc.contributor.author | 정혜원 | ko |
| dc.date.accessioned | 2017-12-20T07:18:54Z | - |
| dc.date.available | 2017-12-20T07:18:54Z | - |
| dc.date.issued | 2014-01-22 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/231287 | - |
| dc.description.abstract | 멀티 코어 프로세서의 메모리 관리 유닛은 가상 페이지 번호 및 물리 페이지 번호 쌍들을 저장하는 변환 참조 버퍼; 및 어드레스 변환 요청에 응답하여 상기 변환 참조 버퍼에 상기 어드레스 변환 요청된 가상 페이지 번호의 존재 여부에 따른 필터링을 수행하고, 상기 필터링 결과에 따라 상기 변환 참조 버퍼로의 접근 가능 여부를 결정하는 필터를 포함한다. | - |
| dc.title | 메모리 관리 유닛, 이를 포함하는 멀티 코어 프로세서, 컴퓨터 시스템 및 데이터 관리 방법 | - |
| dc.title.alternative | Multi-Core Architecture with Second-Level TLB and Filters for Low TLB-Miss Penalty | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 박인철 | - |
| dc.contributor.nonIdAuthor | 장지원 | - |
| dc.contributor.nonIdAuthor | 정혜원 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2012-0069111 | - |
| dc.identifier.patentRegistrationNumber | 10-1356543-0000 | - |
| dc.date.application | 2012-06-27 | - |
| dc.date.registration | 2014-01-22 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.