전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈STACKED CHIP PACKAGE HAVING ELECTROMAGNETIC BANDGAP PATTERN, MANUFACTURING METHOD THEREOF AND SEMICONDUCTOR MODULE INCLUDING THE STACKED CHIP PACKAGE
적층 칩 패키지는 제1 반도체 칩 및 제2 반도체 칩을 포함한다. 제1 반도체 칩은 제1 반도체 다이 및 제1 배선층을 구비한다. 제2 반도체 칩은 제2 반도체 다이, 제2 반도체 다이를 관통하는 제1 및 제2 TSV들, 및 제2 배선층을 구비하고, 제1 반도체 칩 상에 적층된다. 제2 배선층은 제1 레이어 내에 배치되는 접지 패턴, 제2 레이어 내에 배치되는 전원 전압 패턴 및 제1 레이어와 제2 레이어 사이의 제3 레이어 내에 배치되는 전자기 밴드갭 패턴을 포함한다. 접지 패턴은 제1 TSV와 전기적으로 연결되고 제1 TSV는 제2 TSV와 전기적으로 연결되며 제2 TSV는 전자기 밴드갭 패턴과 전기적으로 연결되어 전자기 밴드갭 패턴에 접지 전압이 공급된다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2013-05-30
- Application Date
- 2012-01-19
- Application Number
- 10-2012-0006083
- Registration Date
- 2013-05-30
- Registration Number
- 10-1271646-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.