실리콘온낫싱 금속 산화물 반도체 전계 효과 트랜지스터 및 그 제조 방법
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최양규 | ko |
| dc.contributor.author | 장동윤 | ko |
| dc.date.accessioned | 2017-12-20T04:37:10Z | - |
| dc.date.available | 2017-12-20T04:37:10Z | - |
| dc.date.issued | 2010-06-18 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/230995 | - |
| dc.description.abstract | 본 발명은 실리콘 기판내부에 블리스터(blister)을 형성하는 것으로,벌크(bulk)구조 및 SOI 구조의 단점을 동시에 개선할 수 있는 SON(Silicon-On-Nothing) MOSFET 및 그 제조 방법을 제공한다. 【해결 수단】실리콘 기판의 상부 양측에 형성되는 소자 분리 절연막,소자 분리 절연막의 사이의 실리콘 기판 표면에 순서로 형성되는 게이트 절연막과 게이트 전극,게이트 절연막과 소자 분리 절연막의 사이의 실리콘 기판상부에 형성되는 소스 영역과 드레인 영역,게이트 절연막 하부의 실리콘 기판내부에 형성되는 블리스터,블리스터와 소스 영역 및 드레인 영역에 따라서 둘러싸이는 실리콘 기판내부의 실리콘 채널을 포함하고,블리스터는 수소 또는 헬륨 이온으로 형성된다 | - |
| dc.title | 실리콘온낫싱 금속 산화물 반도체 전계 효과 트랜지스터 및 그 제조 방법 | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최양규 | - |
| dc.contributor.nonIdAuthor | 장동윤 | - |
| dc.contributor.assignee | KAIST | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 2006-059716 | - |
| dc.identifier.patentRegistrationNumber | 4533855 | - |
| dc.date.application | 2006-03-06 | - |
| dc.date.registration | 2010-06-18 | - |
| dc.publisher.country | JA | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.