DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최경철 | ko |
dc.contributor.author | 장철 | ko |
dc.date.accessioned | 2017-12-20T02:04:40Z | - |
dc.date.available | 2017-12-20T02:04:40Z | - |
dc.date.issued | 2009-07-14 | - |
dc.identifier.uri | http://hdl.handle.net/10203/230227 | - |
dc.description.abstract | 본 발명은 어드레스 구간 동안에 스캔 전극과 어드레스 전극에 펄스가 인가되기 전에 보조전극에 보조 펄스들을 인가하고, 또는 이때 스캔 전극에 단계적으로 하강하는 변형된 펄스를 인가하거나 보조 전극에 인가되는 펄스의 타이밍을 다르게 인가함으로써, 어드레스 방전 발생이 용이하게 되어 어드레스 방전 지연 시간을 줄이며 어드레스 전극에 인가하는 전압의 구동 범위를 낮출 수 있는 4전극 구조의 AC PDP의 구동 방법에 관한 것으로서, 어드레스 방전을 위한 예비 구간에, 이전 전압으로부터 하강된 제1 전압을 상기 스캔 전극에 유지시키고 상기 보조 전극을 하이 상태로 유지하며, 어드레스 방전 구간에, 상기 제1전압으로부터 더 하강된 제2 전압을 상기 스캔 전극에 유지시키고 상기 보조 전극을 로우 상태로 유지하며, 상기 방전 구간 이후에, 상기 스캔 전극에 인가되는 전압을 상기 제2 전압 보다 큰 전 전압으로 상승시키고, 상기 어드레스 전극에 인가되는 전압을 로우 상태로 하강시킨다. | - |
dc.title | 4전극 구조를 갖는 교류 플라즈마 디스플레이 패널의어드레스 방전 지연을 줄이기 위한 구동 방법 | - |
dc.title.alternative | Driving Method for Reducing Address Discharge Time Lag in AC Plasma Display Panel with 4 Electrodes | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 최경철 | - |
dc.contributor.nonIdAuthor | 장철 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2007-0120709 | - |
dc.identifier.patentRegistrationNumber | 10-0908574-0000 | - |
dc.date.application | 2007-11-26 | - |
dc.date.registration | 2009-07-14 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.