내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한커패시터 제조방법(Method for fabricating capacitor using polymer/ceramiccomposite paste for embedded capacitor)
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 백경욱 | ko |
| dc.date.accessioned | 2017-12-20T01:38:29Z | - |
| dc.date.available | 2017-12-20T01:38:29Z | - |
| dc.date.issued | 2006-01-06 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/229932 | - |
| dc.description.abstract | 본 발명의 내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한 커패시터 제조방법은 유기 기판상에 스크린 프린팅 방법으로 도포하여 180 ~ 200℃의 온도로 경화시켜 유전체층을 형성할 수 있는 내장형 커패시터용 폴리머/세라믹 복합 페이스트와 하부전극층이 증착된 유기 기판을 마련하는 단계와; 패터닝된 마스크를 이용하여 폴리머/세라믹 복합 페이스트를 하부전극층 상의 소정영역에 스크린 프린팅 방법으로 직접 도포하는 단계와; 도포된 폴리머/세라믹 복합 페이스트에 180 ~ 200℃의 온도로 가열하고 가압하여 폴리머/세라믹 복합 페이스트를 경화시키면서 평탄화시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 폴리머/세라믹 복합 페이스트를 스크린 프린팅 방법으로 도포함으로써 원하는 부분에 국부적으로 20㎛ 이하의 두께를 갖는 폴리머/세라믹 복합 유전체층을 형성할 수 있으므로 원하지 않는 부분에 커패시터가 형성됨으로써 발생하는 전기적 기생성분을 줄일 수 있고, 경화시키면서 가압하여 평탄화된 유전체층을 얻을 수 있으므로 커패시턴스의 오차를 줄일 수 있다. | - |
| dc.title | 내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한커패시터 제조방법 | - |
| dc.title.alternative | (Method for fabricating capacitor using polymer/ceramiccomposite paste for embedded capacitor) | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 백경욱 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2005-0067317 | - |
| dc.identifier.patentRegistrationNumber | 10-0543239-0000 | - |
| dc.date.application | 2005-07-25 | - |
| dc.date.registration | 2006-01-06 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- MS-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.