본 발명은 멀티 비트 저장 가능한 메모리 장치에 관한 것이다. 본 발명에 따른 멀티 비트 저장 가능한 메모리 장치는 제1 전극 및 제2 전극, 제1 전극과 제2 전극 사이에 형성되고, 히스테리시스를 나타내는 전기적으로 분극 가능한 물질을 포함하는 메모리부 및 제1 전극 및 메모리부 사이의 일부영역에 형성되고, 외부에서 전압이 인가되는 경우에 전하 트랩(charge trap)이 가능하며, 트랩된 전하에 의해 제1 전극 및 제2 전극 사이에 인가되는 전압에 의한 전기장을 상쇄하도록 하여 메모리부의 일부영역의 분극 상태를 유지시키는 전하트랩부를 포함한다. 본 발명에 따른 메모리 장치는 기존의 강유전체 또는 일렉트렛 메모리 소자와 거의 동일한 구조로 제작되면서, 메모리 밀도를 두 배 이상 집적시킬 수 있는 효과가 있다. 강유전체, 일렉트렛, 커패시터, MFSFET(metal-ferroelectric-semiconductor field effect transistor), 전하 트랩(charge trap), 멀티 비트