스퍼를 감소시킨 올-디지털 피엘엘 및 이를 이용한 발진신호 발생 방법All-Digital Phase Locked Loop For Reduced Spur and Method of Generating an Oscillation Signal Using the Same
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 조성환 | ko |
| dc.contributor.author | 손우곤 | ko |
| dc.date.accessioned | 2017-12-18T04:48:07Z | - |
| dc.date.available | 2017-12-18T04:48:07Z | - |
| dc.date.issued | 2010-04-26 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/228374 | - |
| dc.description.abstract | 올-디지털 피엘엘(All-Digital Phase Locked Loop)은 디지털 제어 발진기, 리타이머, 피드백 경로, 시그마-델타 변조부, 기준 위상 누산부, 위상차 검출부 및 디지털 루프 필터를 포함한다. 디지털 제어 발진기는 제어 신호에 응답하여, 제어 신호에 상응하는 주파수의 발진 신호를 생성한다. 리타이머는 발진 신호에 기초하여 기준 클럭을 리타이밍한다. 피드백 경로는 발진 신호의 클럭 횟수를 누산하고 리타이밍된 기준 클럭에 동기하여 발진 신호의 위상 정보를 생성한다. 시그마-델타 변조부는 주파수 커맨드 신호를 시그마-델타 변조하여 주파수 커맨드 신호의 비트 수보다 더 작은 비트 수를 가진 변조 신호를 출력한다. 기준 위상 누산부는 변조 신호에 상응하는 위상을 누산한다. 위상차 검출부는 기준 위상 누산부의 출력 신호와 발진 신호의 위상 정보의 차이를 검출하여 위상차 정보를 생성한다. 디지털 루프 필터는 제어 신호를 생성하기 위해 위상차 정보를 필터링한다. | - |
| dc.title | 스퍼를 감소시킨 올-디지털 피엘엘 및 이를 이용한 발진신호 발생 방법 | - |
| dc.title.alternative | All-Digital Phase Locked Loop For Reduced Spur and Method of Generating an Oscillation Signal Using the Same | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 조성환 | - |
| dc.contributor.nonIdAuthor | 손우곤 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2007-0133890 | - |
| dc.identifier.patentRegistrationNumber | 10-0955873-0000 | - |
| dc.date.application | 2007-12-20 | - |
| dc.date.registration | 2010-04-26 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.