누설 전류를 감소시키는 비대칭 플립플롭Skewed flipflop for reducing leakage current
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 신영수 | ko |
| dc.contributor.author | 서문준 | ko |
| dc.date.accessioned | 2017-12-18T04:42:35Z | - |
| dc.date.available | 2017-12-18T04:42:35Z | - |
| dc.date.issued | 2009-01-13 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/228157 | - |
| dc.description.abstract | 누설 전류를 감소시킬 수 있는 비대칭 플립플롭이 개시된다. 비대칭 플립플롭은 마스터 단 및 슬레이브 단을 포함한다. 마스터 단은 클럭 신호가 하이 레벨일 때, 입력 데이터를 래치한다. 슬레이브 단은 클럭 신호가 로우 레벨일 때, 마스터 단에 래치되어 있던 입력 데이터를 전달 받아 출력으로 제공한다. 마스터 단은, 입력 데이터 값에 따라 게이트 길이가 바이어스(gate-length bias)된 트랜지스터들을 선택적으로 구비하는 1군의 인버터들을 포함하고, 슬레이브 단은 상기 출력 값에 따라 게이트 길이가 바이어스된 트랜지스터들을 선택적으로 구비하는 제2 군의 인버터들을 포함한다. | - |
| dc.title | 누설 전류를 감소시키는 비대칭 플립플롭 | - |
| dc.title.alternative | Skewed flipflop for reducing leakage current | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 신영수 | - |
| dc.contributor.nonIdAuthor | 서문준 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2007-0030773 | - |
| dc.identifier.patentRegistrationNumber | 10-0879509-0000 | - |
| dc.date.application | 2007-03-29 | - |
| dc.date.registration | 2009-01-13 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.