Analysis and design of wide dynamic range time-to-digital converter using ring counter

Abstract

본 학위논문에서는 지연선 기반 시간-디지털 변환기에서 지연 시간 변화로 인한 비선형성을 분석하였으며 시간 도메인에서 선형성을 향상시키는 방식을 제안하였다. 지연선 기반 시간-디지털 변환기에서는 지연 시간 변화가 잔류 시간 곡선에서 비교기의 오프셋으로 나타나기 때문에 디지털 오류 보정 기술이 선형성을 향상시킨다. 링 지연선이 추가적인 선형 성 향상 기술로 제안되었다. 추가적으로 넓은 입력 범위와 높은 해상도, 적은 전력 서모를 가지는 시간-디지털 변환기가 제시되었다. 제안된 시간-디지털 변환기는 링 구조, 2단 구조와 에너지 효율이 좋은 아날로그-디지털 변환기의 장점을 가졌다. 이 시간-디지털 변환기는 발표된 넓은 입력 범위를 갖는 시간-디지털 변환기들과 비교하였을 때 가장 넓은 입력 범위를 가진다. 제안된 시간-디지털 변환기는 65nm CMOS 공정으로 디자인되었고, 포스트 시뮬레이션에서 70.1ns의 입력 범위, 1.07ps의 해상도를 가지며 6MS/s에서 3.12mW의 power 소모를 가진다. 포스트 시뮬레이션에서 성능지수는 123.5fJ/conversion-step이다. 제안된 시간-디지털 변환기가 넓은 입력 범위와 높은 해상도를 얻었으나fine 시간-디지털 변환기의 오류로 인해 coarse 시간-디지털 변환기만 동작하였다. 이 문제로 인하여 coarse 시간-디지털 변환기의 성능만 측정되었다. 측정된 입력 범위와 도출된 해상도는 각각 64.6ns와 1.04ps 이다. 이후의 회로 문제가 수정된 링 시간-디지털 변환기는 최근 발표된 넓은 입력 범위를 가지는 시간-디지털 변환기들과 비교하였을 때 가장 넓은 입력 범위와 가장 높은 해상도를 가질 것으로 예상된다.