DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Kim, Soontae | - |
dc.contributor.advisor | 김순태 | - |
dc.contributor.author | Kim, Hyeonggyu | - |
dc.contributor.author | 김형규 | - |
dc.date.accessioned | 2016-05-03T19:34:40Z | - |
dc.date.available | 2016-05-03T19:34:40Z | - |
dc.date.issued | 2015 | - |
dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=628729&flag=dissertation | en_US |
dc.identifier.uri | http://hdl.handle.net/10203/206628 | - |
dc.description | 학위논문(석사) - 한국과학기술원 : 전산학부, 2015.8 ,[iv, 30 p. :] | - |
dc.description.abstract | 무어의 법칙에 따라 지속적으로 집적도가 높아졌지만, 기존 메모리 셀의 특성상 공정의 한계로 더 이상 기존 기술만으로는 집적도를 높이기가 힘들어지고 있는 추세다. 따라서 STT-RAM (Spin-Transfer Torque RAM), PCM (Phase Change Memory), ReRAM (Resistive RAM) 등의 차세대 메모리로 기존 메모리를 대체하고자 하는 연구가 진행되고 있다. 특히, STT-RAM은 누설 전력이 0에 가까울 정도로 매우 작고, 집적도가 높아, 기존 SRAM 기반 캐시의 대체 후보로 떠오르고 있다. 하지만, 쓰기 속도가 느리고, 쓰기 에너지가 큰 단점이 있다. 이러한 STT-RAM의 단점을 극복하기 위해서는 공정에 관한 연구와 함께 아키텍처적으로 기존 메모리와의 차이점을 고려하여 설계할 필요가 있다. 본 학위논문에서는 L2 캐시를 STT-RAM으로 구성하였을 때, 증가하는 쓰기 에너지를 줄일 수 있는 방안으로 다음과 같은 기여를 하였다. 먼저, 여러 캐시 계층 구조에 대한 비교를 통해, Non-Exclusive 계층 구조가 가장 에너지 효율적임을 보인다. 여기에 사용되지 않는 캐시라인의 일부를 L2 캐시에 저장하지 않는 기법을 제안하여 추가적으로 에너지를 감소시킨다. | - |
dc.language | eng | - |
dc.publisher | 한국과학기술원 | - |
dc.subject | STT-RAM | - |
dc.subject | Cache | - |
dc.subject | Dynamic Energy | - |
dc.subject | Hierarchy | - |
dc.subject | Sub-block | - |
dc.subject | 비휘발성 메모리 | - |
dc.subject | 캐시 | - |
dc.subject | 동적 에너지 | - |
dc.subject | 계층 구조 | - |
dc.subject | 서브 블록 | - |
dc.title | Write energy-aware management policies for STT-RAM caches | - |
dc.title.alternative | STT-RAM 캐시를 위한 쓰기 에너지 관리 기법 | - |
dc.type | Thesis(Master) | - |
dc.identifier.CNRN | 325007 | - |
dc.description.department | 한국과학기술원 :전산학부, | - |
dc.contributor.localauthor | Kim, Soontae | - |
dc.contributor.localauthor | 김순태 | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.