Schottky barrier height at TiN/HfO2 interface and B segregation mechanism at Si/SiO2 interface

Abstract

현재 전계 효과 트랜지스터에서 누설 전류를 줄이기 위해 높은 유전 상수를 갖는 산화물 절연체와 금속 게이트 구조를 이용하고 있다. 이와 관련하여 CMOS 기술에서 금속 게이트의 일 함수를 효과적으로 조절하는 기술 개발이 필요한 실정이다. 금속 게이트의 일함수는 공정 과정에 크게 영향을 받지만 이것을 설명하는 이론적인 모델은 부족한 실정이다. 또한 차세대 전계 효과 트랜지스터에서는 삼차원 구조의 게이트와 얇은 두께의 silicon-on-insulaotr (SOI)가 이용될 것이라 기대되고 있다. 특히 SOI에서는 인, 붕소와 같은 불순물이 실리콘과 실리콘 다이옥사이드 계면 근처에 가깝게 분포하고 이때 계면에서 일어나는 응집현상에 의해 활성화된 불순물의 농도가 감소하여 소자의 특성에 악영향을 미친다고 알려져 있다. 본 학위논문에서는 제일원리 밀도함수 이론을 이용하여 전계 효과 트랜지스터 내의 금속/절연체 계면에서 금속의 쇼트키 장벽 높이와 및 실리콘/산화물 계면에서 나타나는 붕소 응집 현상에 대해 연구하였다...