Showing results 1 to 4 of 4
(A) three-dimensional stacked-chip star-wiring I/O clock distribution networks for low jitter, skew, and delay applications = 저 지터, 저 스큐, 저 디레이를 위한 3차원 적층칩 스타 와이어링 I/O 클럭 분배 네트워크link Ryu, Chung-hyun; 유충현; et al, 한국과학기술원, 2008 |
Energy efficient selective relay scheme with sleep operation in 3GPP LTE network = LTE망에서 슬립 동작을 고려한 에너지 효율적 릴레이 선택 기법link Lee, Kyeong-Min; 이경민; et al, 한국과학기술원, 2013 |
Modeling and analysis of eye-diagram distortion and data-dependent jitter in meander delay lines on high-speed pcbs based on time-domain multi-mode crosstalk analysis = 고속 인쇄회로 기판에 사용되는 미앤더 지연 회로에서 시간영역 멀티모드 크로스톡 분석 기반의 아이다이어그램 왜곡과 데이터 의존성 지터에 대한 해석 및 모델링link Kim, Ga-Won; 김가원; et al, 한국과학기술원, 2010 |
Performance-driven routing algorithm for symmetrical FPGA = 성능 최적화를 위한 대칭형 FPGA의 배선 알고리즘link Eum, Nak-Woong; 엄낙웅; et al, 한국과학기술원, 2001 |
Discover