Showing results 1 to 3 of 3
Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석 = A design and estimation of the new FPGA with data path logic and run time block reconfiguration methodlink 곽재영; Kwak, Jae-Yong; et al, 한국과학기술원, 1998 |
VLSI implementation for high-throughput turbo decoder with parallel architecture = 병렬 구조를 가지는 고속 터보 디코드의 VLSI 구현link Kwak, Jae-Young; 곽재영; et al, 한국과학기술원, 2003 |
실시간 재구성 가능한 데이터 패스 로직을 가지는 필드 프로그래머블 게이트어레이 이귀로; 곽재영; 윤상식 |
Discover