Showing results 1 to 3 of 3
Code generation algorithms for dual data memory banks of digital signal processors = 디지털 신호 처리기의 듀얼 데이터 메모리 뱅크를 위한 코드 생성 알고리즘link Cho, Jeong-Hun; 조정훈; et al, 한국과학기술원, 2003 |
Temporal partitioning to amortize reconfiguration overhead for dynamically reconfigurable architectures Kim, Jin-Hwan; Cho, Jeong-Hun; Kim, Tag-Gon, IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, v.E90D, pp.1977 - 1985, 2007-12 |
Web을 기반으로 한 DEVS 모델의 시뮬레이션 환경 = Web-based environment for simulation of DEVS modelslink 조정훈; Cho, Jeong-Hun; et al, 한국과학기술원, 1998 |
Discover