Showing results 3 to 6 of 6
Low-noise design methodology for CMOS integrated clock generation circuits = CMOS 집적 클럭 발생 회로들에 대한 저 잡음 설계 방법론link Kim, Jae-Joon; 김재준; et al, 한국과학기술원, 2003 |
Modified delta sigma modulator for low phase noise frequency synthesizer = 저 위상 잡음 주파수 합성기를 위한 변형 델타 시그마 변조기link You, Duk-Hyun; 유덕현; et al, 한국과학기술원, 2009 |
Spur-Free MASH delta-sigma modulation and optimization of its hardware complexity = Spur-Free MASH 델타시그마 모듈레이션과 하드웨어 복잡도 최적화link Song, Jin-Ook; 송진욱; et al, 한국과학기술원, 2012 |
Techniques of low-noise PLLs for frequency synthesis and clock generation = 주파수 합성기와 클럭 발생기를 위한 저잡음 위상고정루프 설계link Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2012 |
Discover