학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 2013.8, [ v, 42 p. ]
clock mesh; 마지막단 버퍼 디자인; 파워 최소화; 파워 분석; 단락회로 파워; 클락 메시; short-circuit power; power analysis; power minimization; leaf-stage clock buffer design
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.