Modeling and Analysis of Simultaneous Switching Noise Effects on Jitter Characteristics of Delay Locked Loop and Serial Link in a Hierarchical System of Chip, Package and PCB칩, 패키지, 피씨비로 구성된 시스템에서 동시 스위칭 노이즈가 DLL과 직렬 통신 시스템의 지터 특성에 미치는 영향에 대한 모델링과 분석
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.advisor | Kim, Joung-Ho | - |
| dc.contributor.advisor | 김정호 | - |
| dc.contributor.author | Shim, Yu-Jeong | - |
| dc.contributor.author | 심유정 | - |
| dc.date.accessioned | 2013-09-11T05:15:46Z | - |
| dc.date.available | 2013-09-11T05:15:46Z | - |
| dc.date.issued | 2011 | - |
| dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=482633&flag=dissertation | - |
| dc.identifier.uri | http://hdl.handle.net/10203/180237 | - |
| dc.description | 학위논문(박사) - 한국과학기술원 : 전기 및 전자공학과, 2011.8, [ xiii, 97 p. ] | - |
| dc.language | eng | - |
| dc.publisher | 한국과학기술원 | - |
| dc.subject | power integrity | - |
| dc.subject | jitter | - |
| dc.subject | simultaneous switching noise | - |
| dc.subject | delay locked loop | - |
| dc.subject | 지터 | - |
| dc.subject | 전력 무결성 | - |
| dc.subject | 동시 스위칭 노이즈 | - |
| dc.subject | 딜레이 락 루프 | - |
| dc.subject | 전력 접지 망 | - |
| dc.subject | power distributed networks | - |
| dc.title | Modeling and Analysis of Simultaneous Switching Noise Effects on Jitter Characteristics of Delay Locked Loop and Serial Link in a Hierarchical System of Chip, Package and PCB | - |
| dc.title.alternative | 칩, 패키지, 피씨비로 구성된 시스템에서 동시 스위칭 노이즈가 DLL과 직렬 통신 시스템의 지터 특성에 미치는 영향에 대한 모델링과 분석 | - |
| dc.type | Thesis(Ph.D) | - |
| dc.identifier.CNRN | 482633/325007 | - |
| dc.description.department | 한국과학기술원 : 전기 및 전자공학과, | - |
| dc.identifier.uid | 020075096 | - |
| dc.contributor.localauthor | Kim, Joung-Ho | - |
| dc.contributor.localauthor | 김정호 | - |
- Appears in Collection
- EE-Theses_Ph.D.(박사논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.