Showing results 18 to 23 of 23
TEPS: Transient error protection utilizing sub-word parallelism Hong, Seokin; Kim, Soontae, 2009 IEEE Computer Society Annual Symposium on VLSI, ISVLSI 2009, pp.286 - 291, 2009-05-14 |
Use of local memory for efficient Java execution Tomar, S.; Kim, Soontae; Vijaykrishnan, N.; Kandemir, M.; Irwin, M.J., IEEE International Conference on Computer Design, pp.468 - 473, 2001-09 |
Write buffer-oriented energy reduction in the L1 data cache of two-level caches for the embedded system Kim, Soontae; Lee, Jongmin, 20th Great Lakes Symposium on VLSI, GLSVLSI 2010, pp.257 - 262, 2010-05-16 |
내장형 시스템을 위한 저전력 2-레벨 캐쉬 메모리의 설계 김용호; 박수호; 김경아; 김순태; 이종민, 제30회 한국정보처리학회 추계학술발표대회 , pp.0 - 0, 2008-11-15 |
셀특성화 테이블 생성시 타이밍 에러를 최소화하기 김순태, 정보과학회 학술대회 발표논문집, pp.0 - 0, 1997-04-01 |
최적 특성화 테이블 생성 시스템 김순태, 한국정보과학회 학술대회, pp.0 - 0, 1997-10-01 |
Discover