Showing results 1 to 3 of 3
Integrated design flow for pulsed latch ASIC circuits = 펄스래치 회로를 위한 디자인 플로우link Kim, Duck-Hwan; 김덕환; et al, 한국과학기술원, 2012 |
Pulse width allocation and clock skew scheduling : Optimizing sequential circuits based on pulsed latches = 펄스 폭 할당 및 클락 스큐 스케쥴링을 이용한 펄스 래치 순차 회로의 최적화 기법link Lee, Hye-In; 이혜인; et al, 한국과학기술원, 2009 |
Retiming pulsed-latch circuits for high-performance ASIC designs = 고성능 ASIC 디자인을 위한 펄스 래치 회로 리타이밍 기법link Lee, Seong-Gwan; 이성관; et al, 한국과학기술원, 2010 |
Discover