Showing results 1 to 2 of 2
FBD 및 LD로 구현된 PLC 프로그램의 Verilog 변환을 통한 정형검증 = Formal verification of PLC programs in FBD and LD via verilog translationlink 김병완; Kim, Byong-Wan; et al, 한국과학기술원, 2009 |
Safety analysis of hybrid real-time system requirements using qualitative models = 정성 모델을 이용한 복합 실시간 계통 요구사항의 안전성 분석link Lee, Jang-Soo; 이장수; et al, 한국과학기술원, 2002 |
Discover