면적을 감소시킨 중첩된 싱크러너스 미러 지연 소자를 이용한 저전력 클럭 발생기Low Power Clock Generator Based on An Area-Reduced Interleaved Synchronous Mirror Delay Scheme
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 成基赫 | ko |
| dc.contributor.author | 朴炯俊 | ko |
| dc.contributor.author | 梁炳燾 | ko |
| dc.contributor.author | 김이섭 | ko |
| dc.date.accessioned | 2013-03-04T23:34:38Z | - |
| dc.date.available | 2013-03-04T23:34:38Z | - |
| dc.date.created | 2012-02-06 | - |
| dc.date.created | 2012-02-06 | - |
| dc.date.issued | 2002-08 | - |
| dc.identifier.citation | 전자공학회논문지 - SD, v.39, no.8, pp.46 - 51 | - |
| dc.identifier.issn | 1229-6368 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/84648 | - |
| dc.description.abstract | 회로의 크기와 소모 전력을 줄이기 위하여 새로운 구조의 중첩된 싱크러너스 미러 지연 소자를 제안한다. 기존의 중첩된 싱크러너스 미러 지연 소자는 지터를 줄이기 위하여 여러 쌍의 포워드 지연 배열과 백워드 지연 배열을 사용하였다. 제안하는 중첩된 싱크러너스 미러 지연 소자는 멀티플렉서의 위치를 변경시킴으로써 오직 단 하나의 포워드 지연 배열과 백워드 지연 배열을 필요로 한다. 뿐만 아니라, 제안하는 중첩된 싱크러너스 미러 지연 소자는 인버터를 추가함으로써 기존 회로의 극성 문제를 해결하였다. 모의 실험 결과로부터 제안하는 중첩된 싱크러너스 미러 지연 소자는 약 30%의 전력 소모 감소와 약 40%의 면적 감소 효과를 가져온다는 것을 알 수 있다. 모든 모의 실험과 구현은 0.25um two-metal CMOS 공정기술을 사용하여 행해졌다. | - |
| dc.language | Korean | - |
| dc.publisher | 대한전자공학회 | - |
| dc.title | 면적을 감소시킨 중첩된 싱크러너스 미러 지연 소자를 이용한 저전력 클럭 발생기 | - |
| dc.title.alternative | Low Power Clock Generator Based on An Area-Reduced Interleaved Synchronous Mirror Delay Scheme | - |
| dc.type | Article | - |
| dc.type.rims | ART | - |
| dc.citation.volume | 39 | - |
| dc.citation.issue | 8 | - |
| dc.citation.beginningpage | 46 | - |
| dc.citation.endingpage | 51 | - |
| dc.citation.publicationname | 전자공학회논문지 - SD | - |
| dc.contributor.localauthor | 김이섭 | - |
| dc.contributor.nonIdAuthor | 成基赫 | - |
| dc.contributor.nonIdAuthor | 朴炯俊 | - |
| dc.contributor.nonIdAuthor | 梁炳燾 | - |
- Appears in Collection
- EE-Journal Papers(저널논문)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.