Pull-in characteristics of delay switching phase-locked loop

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 338
  • Download : 0
PLL에 있어서 LPE의 시정수를 크게하면 pull-in range가 작아 지는데 이를 개선하기 위하여 delay switching 회로를 삽입한 DSPLL를 고안하고 DSPLL의 pull-in 과정을 이론 및 실험으로 해석하였다. 먼저 보통 PLL의 pull-in 과정을 phase-plane 에서 설명하고 DSPLL의 원리를 밝혔다. 다음 DSPLL을 근사적으로 AFC mode와 APC mode 로 나누어 해석하고 pull-in range를 lock range의 $\frac{1}{2}$ 이상까지 넓힐 수 있음을 보였다. 이 사실은 실험에서 확인 되었으며 delay switching 방법에 의해 pull-in time도 크게 개선 되었다.
Advisors
김재균Kim, Jae-Kyoon
Description
한국과학기술원 : 전기 및 전자공학과,
Publisher
한국과학기술원
Issue Date
1978
Identifier
62300/325007 / 000761113
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1978.2, [ [i], 78 p. ]

URI
http://hdl.handle.net/10203/39464
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=62300&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0