Boolean difference 를 이용하여 combinational 논리회로에 생길 수 있는 fault 를 찾는 test pattern 을 구하는 방법을 논하였다. 이것은 asynchronous seouential 회로에도 적용할수 있는 바, 여기서는 feed back 변수를 primary input 로 생각하고, 또한 필요로 되는 homing sequence 를 찾음으로써 해결할 수가 있다. 이러한 방법은 clock 이 있는 SR, D, JK 의 flip - flop을 combinational input 로 적합하게 modelling 하면 synchronous sequential circuit 에도 적용할 수 있음을 보였다.