학위논문(석사) - 한국과학기술원 : 전기및전자공학전공, 2009.2, [ viii, 41 p. ]
statistical static timing analysis; sequential circuit; clock network; timing yield; 통계적 타이밍 분석; 순차 회로; 클락 네트워크; 타이밍 수율; statistical static timing analysis; sequential circuit; clock network; timing yield; 통계적 타이밍 분석; 순차 회로; 클락 네트워크; 타이밍 수율
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.