DC Field | Value | Language |
---|---|---|
dc.contributor.author | 하정석 | ko |
dc.contributor.author | 김대성 | ko |
dc.date.accessioned | 2021-11-03T06:53:43Z | - |
dc.date.available | 2021-11-03T06:53:43Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/288732 | - |
dc.description.abstract | 구성부호의 채널 출력에 대한 복호 방법에 있어서, 상기 채널 출력의 각 비트를 사전 설정된 제 1 값으로 매핑하는 단계; 상기 매핑된 제 1 값에 기초하여 에러 비트 정정을 통해 상기 채널 출력에 대응하는 후보 코드워드들을 생성하는 단계; 상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과의 거리에 기초하여 상기 후보 코드워드들 중에서 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 1 코드워드로 검출하는 단계; 상기 에러 비트 정정된 후보 코드워드들의 비트들에 대응하는 신뢰도 값들의 합으로 표현되는 상기 채널 출력과의 거리에 기초하여 상기 후보 코드워드들 중에서 제 번째 비트 값이 상기 제 1 코드워드의 제 번째 비트 값의 반전 값이며, 상기 채널 출력과의 거리가 최소인 후보 코드워드를 제 2 코드워드로 검출하는 단계; 및 상기 제 2 코드워드의 존재 여부에 기초하여 연 판정 데이터를 결정하는 단계를 포함하는 복호 방법을 제공한다. | - |
dc.title | SISO 복호 방법, 디코더 및 반도체 메모리 시스템 | - |
dc.title.alternative | SISO DECODING METHOD, DECODER AND SEMICONDUCTOR MEMORY SYSTEM USING THE SAME | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 하정석 | - |
dc.contributor.assignee | 에스케이하이닉스 주식회사,한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2017-0057580 | - |
dc.identifier.patentRegistrationNumber | 10-2314481-0000 | - |
dc.date.application | 2017-05-08 | - |
dc.date.registration | 2021-10-13 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.