초소형 저전력 1비트 전가산기

Abstract

본 발명은 전가산기에 관한 것이다. 보다 구체적으로 본 발명은 저전력을 소모하고 차지하는 면적이 작은 전가산기에 관한 것이다. 본 발명의 일 실시예에 따른 전가산기 셀을 포함하는 전가산기 회로는 제1 입력 신호(A)를 수신하는 제1 입력단; 제2 입력 신호(B)를 수신하는 제2 입력단; 제3 입력 신호()를 수신하는 제3 입력단; 제4 입력 신호()를 수신하는 제4 입력단; 캐리(carry) 출력 신호()를 출력하는 제1 출력단; 합(Sum) 출력 신호(Sum)를 출력하는 제2 출력단; 상기 제2 입력 신호(B), 상기 제3 입력 신호() 및 상기 제4 입력 신호()를 입력 받고, 상기 제2 입력 신호(B)와 상기 제3 입력 신호()의 배타적 논리합(exclusive OR, XOR)을 출력하는 XOR 연산부; 상기 XOR 연산부의 출력, 상기 제1 입력 신호(A) 및 상기 제2 입력 신호(B)를 입력 받고, 상기 XOR 연산부의 출력의 논리값에 따라 상기 제1 입력 신호(A)와 동일한 논리값 또는 상기 제2 입력 신호(B)와 동일한 논리값을 선택적으로 출력하는 제1 멀티플랙서부; 상기 제1 멀티플랙서부의 출력을 인버팅(inverting)하는 인버터부; 및 상기 제1 입력 신호(A), 상기 인버터부의 출력() 및 상기 XOR 연산부의 출력을 입력 받고, 상기 XOR 연산부의 출력의 논리값에 따라 상기 제1 입력 신호(A)와 동일한 논리값 또는 상기 인버터부의 출력()과 동일한 논리값을 선택적으로 출력하는 제2 멀티플랙서부를 포함하고, 상기 제1 출력단은 상기 제1 멀티플랙서부의 출력단에 접속되고, 상기 제2 출력단은 상기 제2 멀티플랙서부의 출력단에 접속되는 전가산기 셀을 포함한다. 본 발명에 따르면 전가산기를 구현하는데 있어 기존의 것보다 적은 트랜지스터 개수를 사용함으로써 적은 면적 소모와 적은 전력 소모를 달성할 수 있다. 전가산기(full adder), 논리회로, 초소형, 저전력