적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법STACKED CHIP PACKAGE, SEMICONDUCTOR MODULE INCLUDING THE SAME AND METHOD OF MANUFACTURING STACKED CHIP PACKAGE
적층 칩 패키지는 제1 반도체 칩 및 제2 반도체 칩을 포함한다. 제1 반도체 칩은 제1 반도체 다이, 제1 반도체 다이에 접합되는 히트 싱크(heat sink) 및 제1 반도체 다이와 히트 싱크를 관통하는 복수의 제1 관통 실리콘 비아(Through Silicon Via; TSV)들을 구비한다. 제2 반도체 칩은 제2 반도체 다이 및 제2 반도체 다이를 관통하는 복수의 제2 TSV들을 각각 구비하고 제1 반도체 칩 상에 적층된다. 제1 반도체 다이는 서로 대향하는 제 1 면 및 제 2 면과 제 1 면 및 제 2 면을 연결하는 복수의 측면들을 구비하고, 히트 싱크는 제1 반도체 다이의 제 1 면에 접합된다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2012-05-30
- Application Date
- 2010-12-20
- Application Number
- 10-2010-0130540
- Registration Date
- 2012-05-30
- Registration Number
- 10-1153222-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.