수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지passive component-stacked semiconductor chip, 3-dimensional multi-chip and 3-dimensional multi-chip package having the same
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 김정호 | ko |
| dc.contributor.author | 송은석 | ko |
| dc.date.accessioned | 2017-12-20T11:56:43Z | - |
| dc.date.available | 2017-12-20T11:56:43Z | - |
| dc.date.issued | 2012-04-18 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/235064 | - |
| dc.description.abstract | 수동소자들이 적층된 반도체 칩은 기판, 활성층, 수동소자들 및 복수의 관통 실리콘 비아들을 포함한다. 활성층은 집적소자들, 전원 전압을 전달하는 파워 패턴들, 접지 전압을 전달하는 접지 패턴들 및 전기적 신호를 전달하는 신호 패턴들을 포함하며, 기판의 일면에 형성된다. 수동소자들은 기판의 타면에 적층된다. 복수의 관통 실리콘 비아들은 수동소자들 및 집적소자들이 전기적으로 연결되도록 기판을 관통하여 형성되며 이산화규소(SiO2)막으로 둘러싸인다. 복수의 관통 실리콘 비아들 중 일부는 수동소자들에 전원 전압을 전달하며, 복수의 관통 실리콘 비아들 중 나머지는 수동소자들에 접지 전압을 전달한다. | - |
| dc.title | 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지 | - |
| dc.title.alternative | passive component-stacked semiconductor chip, 3-dimensional multi-chip and 3-dimensional multi-chip package having the same | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 김정호 | - |
| dc.contributor.nonIdAuthor | 송은석 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2010-0038369 | - |
| dc.identifier.patentRegistrationNumber | 10-1139699-0000 | - |
| dc.date.application | 2010-04-26 | - |
| dc.date.registration | 2012-04-18 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.