선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법Fabrication method of package using a selectivelyanodized metal
본 발명은 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작과정에 관한 것으로서, 본 발명은 반도체소자에서 발생하는 열을 방출하는 반도체 패키지 제조방법에 있어서, 반도체소자를 집적하기 위한 금속기판위에 마스킹물질을 부착하고 양극산화되지 않을 영역을 패터닝하는 패턴과정과, 패터닝된 금속기판을 선택적으로 양극산화하여 특정한 두께를 가지는 금속산화층을 형성하는 양극산화금속막 형성과정과, 금속산화막층에 비아홀를 형성하는 비아홀 형성과정과, 표면실장을 위해 솔더범프를 형성하는 범프형성과정을 포함하여 이루어진 것을 특징으로 한다. 선택적 양극산화, 금속기판, 패키지, 수동소자, 반도체소자, 열방출, 비아, 금속산화
- Assignee
- (주)웨이브닉스이에스피
- Country
- KO (South Korea)
- Issue Date
- 2006-12-05
- Application Date
- 2004-11-29
- Application Number
- 10-2004-0098769
- Registration Date
- 2006-12-05
- Registration Number
- 10-0656295-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.