아날로그 디지털 변환기는 첫 번째 단에 해당하는 제1 래치열, 두 번째 단에 해당하는 제2 래치열 및 제2 래치열의 출력 신호를 인코딩하여 디지털 신호를 생성하는 디지털 처리부를 포함한다. 이때, 제1 래치열은 아날로그 입력 신호와 기준 전압을 입력받아 제1 클록 신호에 동기하여 동작하는 복수의 제1 래치를 포함하고, 제2 래치열은 복수의 제1 래치의 출력 신호를 각각 입력받아 제1 기준 클록을 지연시킨 제2 클록 신호에 동기하여 동작하는 복수의 제2 래치와 인터폴레이션 기법으로 복수의 제1 래치 중 이웃하는 두 래치의 출력 신호를 입력받아 제2 클록 신호에 동기하여 동작하는 복수의 제3 래치를 포함한다.