프리엠퍼시스 출력 회로는 데이터 신호를 제공받아 증폭하고 출력 단자에서 출력하는 메인 드라이버, 상기 메인 드라이버의 출력 단자에 연결된 공유 부하, 지연선 및 상기 지연 신호들을 각각 제공받아 증폭하고, 지연 출력 신호들이 상기 메인 드라이버의 출력 단자에서 합산되도록 연결된 복수의 탭 드라이버들을 포함한다. 상기 지연선은 제어 전압에 따라 각각 지연 시간을 조절할 수 있는 복수의 직렬 연결된 지연기들을 포함하며, 상기 데이터 신호를 제공받아 상기 지연 시간만큼 상기 데이터 신호를 각각 지연한 지연 신호들을 상기 지연기들마다 각각 출력한다.