An efficient scheme for In-loop fltering across tile boundaries for multi-core HEVC hardware decoders with 4K/8K-UHD video applications

Abstract

MPEG-H Part2와 ITU Recommendation H.265로 각각 명명된 HEVC (High Efficiency Video Coding)는 ISO/IEC MPEG 그룹과 ITU-T VCEG 그룹이 공동으로 구성한 Joint Collaborative Team on Video Coding (JCT-VC)를 통해 약 3년간의 표준화기간을 거쳐 2013년 1월에 국제표준으로 승인되었다. 주관적 화질 관점에서 기존 H.264/AVC 대비 약 2배의 압축효율 향상을 달성한 HEVC는 4K/8K-UHD 해상도와 높은 프레임 율을 갖는 초고화질 비디오 서비스에 폭넓게 활용될 것으로 전망된다. HEVC는 많은 양의 비디오 데이터를 다수의 쓰레드 (thread) 또는 하드웨어에서 병렬로 처리할 수 있도록 하기 위해와 타일 (Tile)과 WPP (Wavefront Parallel Processing)를 지원한다. 이 기술들은 기존 H.264/AVC 기반의 코덱 구현에서 제한적으로 사용되었던 병렬처리 기법들의 단점을 보완한 것으로, 각각 서로 다른 방식으로 화면을 분할처리 한다. 이들 중, 타일은 WPP에 비해 병렬처리로 인한 압축효율 저하를 수반하는 반면 분할 화면간의 데이터 독립성이 보장되며 관심영역 (Region of-Interest, RoI)의 화질을 차별적으로 높일 수 있는 장점을 갖는다. 따라서, 타일은 향후 초고화질 비디오의 병렬처리를 위해 다양하게 응용될 것으로 예상된다. 그러나, 유일하게도 인-루프 필터 처리는 서로 다른 타일의 픽셀들간 데이터 의존성으로 인해 타일 기반의 병렬처리 효율성을 방해하는 요소로 작용하며, 이를 효율적으로 해결하기 위한 연구의 필요성이 대두되었다. 기존의연구들에서 지적된 것처럼, 여러 개의 디코더 코어가 각각의 타일에 할당되어 병렬처리를 하는 경우 타일 경계의 인-루프 필터링은 추가적인 인-루프 필터 하드웨어와 외부 메모리 대역폭, 그리고 이를 제어하기 위한 복잡한 회로를 필요로 한다. 또는, 디코더 코어들간의 빈번한 동기화로 인해 유휴시간이 증가하여 전체 디코더 성능이 크게 저하될 수 있다. 이러한 문제를 해결하기 위해, 본 연구에서는 다중-코어 기반의 4K/8K-UHD HEVC 하드웨어 디코더에서 타일 경계를 효율적으로 인-루프 필터링을 처리하기 위한 방법이 제시되었다...