Background Calibration을 사용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC에서의 ARZ & DRRZ를 통한 Calibration spur 제거기술 = A 12-bit 500MS/s binary-weighted current steering DAC with background calibration using ARZ & DRRZ to reduce calibration spur

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 291
  • Download : 0
본 논문은 IEEE 네트워크 표준 중 하나인 802.11ac에 사용되는 DAC을 만들었다. Background calibration을 사용하여 current source matching requirement를 맞추었고 wideband current source를 구현하였고, 궁극적으로 높은 해상도, 고속 동작할 수 있는 current steering DAC을 구현하였다. 또한 background calibration의 근본적인 문제점인 calibration spur의 발생 원인을 분석하였고, ARZ와 DRRZ를 통해서 calibration spur를 효과적으로 제거하여 높은 SNDR을 성취하였다. UMC 40nm CMOS 공정을 사용하였고, supply voltage는 analog 2.5V, digital 1.1V을 사용하였고 DAC core 면적 약 0.0875, total power consumption은 약 35mW이다.
Advisors
류승탁researcherRyu, Seung Takresearcher
Description
한국과학기술원 :전기및전자공학과,
Publisher
한국과학기술원
Issue Date
2015
Identifier
325007
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 2015.2 ,[vi, 36 p :]

Keywords

DAC; Background calibration; return to zero; DRRZ; ARZ

URI
http://hdl.handle.net/10203/206840
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=608487&flag=dissertation
Appears in Collection
EE-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0