Showing results 1 to 3 of 3
Area-efficient low-power VLSI architectures for modern linear block codes = 최신 선형 블록 부호를 위한 저면적 저전력 하드웨어 설계link Yoo, Hoyoung; 유호영; et al, 한국과학기술원, 2016 |
Block-Wise Concatenated BCH Codes for NAND Flash Memories Cho, Sung-gun; Kim, Daeseong; Choi, Jinho; Ha, Jeongseok, IEEE TRANSACTIONS ON COMMUNICATIONS, v.62, no.4, pp.1164 - 1177, 2014-04 |
VLSI architecture for turbo and LDPC convolutional codes = 터보 및 LDPC 컨볼루션 코드를 위한 VLSI 구조link Yoo, Injae; 유인재; et al, 한국과학기술원, 2017 |
Discover