Background Calibration을 이용한 12-bit 500MS/s Binary-Weighted 전류 구동 DAC

Abstract

본 논문에서는 기존의 background calibration 기법에서 나타나는 calibration spur을 제거하기 위해서 return-to-zero 신호를 이용하였다. 또한 return-to-zero 신호는 이전 입력 data에 무관한 출력 파형 transition을 가지기 때문에 동적 선형성을 개선하였다. 고속 동작 DAC의 동적 선형성을 향상시키기 위해 single-in-line stacked unit cell(SUC) 배열하여 layout을 하여 parasitic 성분을 최소화였다. 고해상도 DAC을 설계함에 있어서 calibration하기 때문에 전류원의 크기를 줄일 수 있었으며 2-stage 전류원 구조를 이용해 설계를 하여 DAC의 면적을 최소화할 수 있었다. 또한 전류의 error 값을 calibration을 하기 때문에 특별한 스위칭 기법을 사용하지 않아 라우팅을 짧고 간단하게 설계를 하였다. 측정 결과 500MS/s에서 Nyquist 입력 신호에서 73.7dB의 결과를 얻을 수 있었다.