통신 소자 응용을 위한 에피택셜 그래핀 제작 기술 연구

Abstract

2차원 육각형 벌집 구조 탄소동소체인 그래핀은 그 훌륭한 전기적, 기계적 특성 때문에 꿈의 신소재로 여겨져 왔다. 때문에 웨이퍼 스케일의 단일 원자층 단결정 구조의 그래핀 합성방법을 찾아내기 위한 연구가 계속되어 왔으나 아직 이상적인 그래핀 성장법은 찾아내지 못했다. 에피택셜 성장법은 비록 높은 제작 비용 및 제한된 용도로만 사용될 수 있는 단점이 있지만 소자 제작시 복잡하고 정밀한 그래핀의 전사공정이 필요없다는 장점이 있으며 보다 진보한 CVD 공정이 개발되기 전에는 웨이퍼 수준 크기의 그래핀 제작이 가능한 유일한 공정으로 여겨졌다. 에피택셜 성장법으로 생성한 그래핀은 다른 박막과 같이 기판 물질과 표면 상태에 큰 영향을 받음이 잘 알려져 있다. 이 연구에서는 piranha cleaning, HF dipping 으로 전처리한 SiC 웨이퍼를 고진공 열처리 하여 SiC 기판의 양면에 다중층 그래핀을 합성하였고 윗면과 밑면에 성장된 그래핀을 Raman spectroscopy와 impedance analyzer로 분석하였다. 그 결과 흑연 받침대와 접촉되어 열처리된 SiC 웨이퍼의 밑면에 생성된 그래핀은 윗면에 비해 보다 얇은 두께와 좋은 전기적 성질을 가지고 있음이 확인되었다. 밑면에 생성된 4층의 그래핀은 200 ohm/sq 의 표면저항을 가지고 있었으며 8층으로 추측되는 밑면에 생성된 그래핀은 단지 3 ohm/sq의 표면저항을 가지고 있었다. 게다가 Raman 분광 분석에서 밑면의 그래핀은 윗면과는 달리 D peak가 관측되지 않았다. 이러한 결과를 볼 때 밑면에 생성된 그래핀은 그래핀의 층 수에 크게 관계 없이 윗면에 생성된 그래핀보다 구조적 품질이 좋은 것으로 보인다. 이 연구에서 높은 품질의 그래핀을 SiC 기판위에 간단히 생성할 수 있었으며 이러한 방법은 미래 전자통신 소자에 응용할 수 있는 좋은 품질의 그래핀 제작 시 유용하게 사용될 수 있을 것으로 생각된다.