가중치 순서 통계 필터의 VLSI 구현

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 602
  • Download : 35
DC FieldValueLanguage
dc.contributor.author김상욱ko
dc.contributor.author이기동ko
dc.contributor.author이용훈ko
dc.contributor.authorKim, Sang Wookko
dc.contributor.authorLee, Ki Dongko
dc.contributor.authorLee, Yong Hoonko
dc.date.accessioned2009-11-30T08:19:06Z-
dc.date.available2009-11-30T08:19:06Z-
dc.date.created2012-02-06-
dc.date.created2012-02-06-
dc.date.issued1991-08-
dc.identifier.citation전자공학회지, v.170, no.B, pp.617 - 624-
dc.identifier.issn1975-2377-
dc.identifier.urihttp://hdl.handle.net/10203/13704-
dc.description.abstract본 논문에서는 미디언 필터의 확장인 가중치 순서 통계 필터의 VLSI 구현을 위한 효율적인 하드웨어 구조들을 제안하였고 그 성능을 비교하였다. 또한 가중치 순서 통계 필터의 특수한 형태인 중앙 가중치 미디언 필터는 그 독특한 성질을 이용하여 더욱 단순한 특수목적 하드웨어로 구현될 수 있음을 보였다. 제안된 하드웨어 구현 방법들은 크게 두가지로 분류되는데, 하나는 정렬을 이용하는 것이고 다른 하나는 bit-serial 알고리듬을 이용하는 것이다. 이때 처리속도를 높이기 위해 두 방법 모두에 파이프라인 기법이 쓰인다. 정렬에 의한 방법은 bit-serial 방법보다 복잡한 하드웨어를 가지는 반면 높은 throughput을 낼 수 있음이 밝혀졌다. 정렬을 이용한 가중치 순서 통계 필터와 중앙 가중치 미디언 필터의 구현방법들은 윈도우 크기에 관계없이 높은 throughput을 낼 수 있어 텔레비젼 영상등의 실시간처리에 사용될 수 있다.-
dc.languageKorean-
dc.language.isokoen
dc.publisher대한전자공학회-
dc.title가중치 순서 통계 필터의 VLSI 구현-
dc.typeArticle-
dc.type.rimsART-
dc.citation.volume170-
dc.citation.issueB-
dc.citation.beginningpage617-
dc.citation.endingpage624-
dc.citation.publicationname전자공학회지-
dc.embargo.liftdate9999-12-31-
dc.embargo.terms9999-12-31-
dc.contributor.localauthor이용훈-
dc.contributor.nonIdAuthor김상욱-
dc.contributor.nonIdAuthor이기동-
dc.contributor.nonIdAuthorKim, Sang Wook-
dc.contributor.nonIdAuthorLee, Ki Dong-
dc.contributor.nonIdAuthorLee, Yong Hoon-
Appears in Collection
EE-Journal Papers(저널논문)
Files in This Item

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0