Showing results 1 to 2 of 2
3.2Gbps multi-channel clock and data recovery circuit for chip-to-chip optical linkslink Ngo Trong Hieu; Park, Hyo-Hoon; et al, 한국정보통신대학교, 2007 |
SRCG와 지터 감소 루프를 이용한 기준 클럭 및 마스터가 없는 로테이터 기반 클럭-데이터 복원 = Master-less and reference-less rotator based CDR using SRCG and jitter reduction looplink 윤병국; Yoon, Byung-Kuk; et al, 한국과학기술원, 2012 |
Discover